В поиске инженера-верификатора.
В работе: ASIC SSD (NVMe) и ASIC сетевой платы.
По функционалу:
Функциональная верификация IP-блоков по полному маршруту с применением методологии UVM;
Обработка результатов тестирования и формирование отчетов для разработчиков;
Составление плана верификации (HVP);
Разработка Constrained Random тестовых сценариев;
Наши ожидания от опыта и квалификации:
Опыт в сфере верификации или разработки RTL для ASIC или FPGA от 3 лет (Verilog/ System Verilog, и т.п.);
Знание методологии UVM;
Знакомство с архитектурой современных процессоров, знание современных SoC интерфейсов (ACE, AXI);
Знание System Verilog Assertion;
Уверенный пользователь Linux;
Опыт использования системы контроля версий Git;
Дополнительно приветствуем:
Опыт работы с Xilinx (ISE/Vivado) / Altera (Intel) (Quartus);
Знание английского языка — на уровне чтения технической документации;
Команда: 4 верификатора.
6 разработчиков RTL.
Девос, писатель.
По условиям:
Мы готовы к удалённому сотрудничеству.
Можно и в офисе работать. В Санкт-Петербурге (Обводный канал) и Москве (Алексеевская).
Пятидневка. 8-часовой рабочий день.
Обычно с 10 до 19 (у нас не строгий режим, кто-то начинает с 8, кто-то с 11).
По деньгам: Мы готовы поговорить со специалистами различного уровня опыта и знаний.
Готовы обсудить роли ведущего специалиста или архитектора.
С соответствующим уровнем вознаграждения.
Ориентир от 200 т.р. в месяц на руки и до…
Всё в белую.
