Департамент разработки IP создает кастомизируемые микропроцессорные ядра, технологии и программные инструменты на базе RISC-V ISA. Нашими клиентами и партнерами являются ключевые компании из США, Азии, Европы и России, разрабатывающие вычислительные платформы, системы хранения данных, персональные и smart- устройства, включая высокопроизводительные гетерогенные многоядерные системы со сложной специализацией и расширениями ISA, производимые с использованием новейших технологий до 5 нм.
Мы являемся активным участником конференций и рабочих групп по стандартизации RISC-V и проектам с открытым исходным кодом. Наше ядро SCR1 с открытым исходным кодом, опубликованное под разрешительной лицензией, стало одним из самых популярных проектов GitHub по процессорам RISC-V.
Цель
Наша команда создает и развивает универсальную, масштабируемую и мощную инфраструктуру отладки, чтобы помочь разработчикам ПО для многоядерных процессорных RISCV-кластеров. Инфраструктура используется для повышения производительности разработчиков HW и предоставления универсальной платформы тестирования для инженеров по RTL-верификации. Инфраструктура позволяет тестировать компоненты различных конфигураций, включая крупные процессорные кластеры, объединяющие десятки CPU, банки кэш-памяти системного уровня и периферийные устройства.
Обязанности
-
Разработка новых функций, поддержка новых аппаратных компонентов
-
Исправление ошибок и сопровождение кодовой базы
-
Поддержка и улучшение инфраструктуры автоматизации
Практические навыки
-
Хорошее знание Python и/или C++, опыт работы от 1 года
- Опыт работы со средой разработки Linux и Git
- Технический английский язык: умение читать и составлять документацию, читать и записывать сообщения о Git-коммитах
- Стремление изучать новые технологии и выходить за пределы предметной области
Преимуществом будет:
-
Знакомство с compiler design, data processing, преобразованиями модели из одного представления в другое (IR)
-
Знакомство с разработкой RTL или его верификацией (Verilog, SystemVerilog, UVM и т.д.)
-
Разработка парсеров для предметно-ориентированных языков (DSL).
Мы предлагаем:
- Стать частью глобального процесса трансформации микроэлектроники и создавать новейшие RISC-V CPU, SoC и IP;
- Гибридный или удаленный формат: вы можете работать в комфортном лофт-офисе в Москве (Трехгорная мануфактура) или Санкт-Петербурге (Полюстрово), Нижнем Новгороде, удаленно из дома, в том числе из другого города;
- Возможность выбора удобного начала и окончания рабочего дня;
- Конкурентный уровень заработной платы + бонусы по результатам работы;
- Обучение/сертификация за счет компании (по согласованному плану);
- Возможность горизонтального и вертикального роста, а также в зависимости от результатов и интересов перемещаться между проектами и командами;
- Добровольное медицинское страхование с первого дня.
