Ленинский проспект 119а
Обязанности:
-
сбор, обработка, анализ и систематизация научно-технической информации по выполняемому заданию;
-
схемотехническое проектирование составных блоков микросхем;
-
разработка средств автоматизации проектирования и верификации;
-
разработка RTL-описаний цифровых устройств на языке Verilog;
-
проведение синтеза, анализ результатов синтеза.
Требования:
-
высшее техническое образование,
-
знание основ цифровой и (или) аналоговой схемотехники,
-
знание Verilog/System Verilog;
-
знание Python;
-
желателен опыт работы в Linux.
-
Желательно: знание архитектуры ПЛИС, опыт создания проектов для ПЛИС ф.Altera в Quartus II, знание маршрута проектирования топологии заказных ИМС (включая, владение схемотехническими и топологическими редакторами, средствами верификации, инструментами для аналогового и цифрового моделирования и т. д.), понимание процедуры тестирования на этапе разработки и проведения испытаний, владение инструментами автоматизации и групповой разработки (shell scripting, системы контроля версий и т.п.).
Условия:
- оформление в соответствии с ТК РФ,
- 5-ти дневная рабочая неделя, выходные - субб., воскр.,
- график работы: понедельник-четверг с 9-00 до 18-00, пятница с 9-00 до 16-45, перерыв на обед с 13-00 до 13-45.
