Санкт-Петербург
улица Софьи Ковалевской 22
улица Софьи Ковалевской 22
Обязанности:
- Анализ алгоритмов цифровой обработки сигналов и реализация их в ПЛИС (верификация, оптимизация и отладка);
- Разработка сопроводительной документации и написание testbench (Verilog/ VHDL);
Требования:
- Высшее техническое образование, предпочтительно в области радиотехники или телекоммуникаций;
- Опыт работы от 3 лет в разработке и отладке проектов для ПЛИС Xilinx;
- Опыт разработки и моделирования проектов в Vivado/ISE;
- Знания VHDL/Verilog;
- Опыт работы с проектами с высоким уровнем утилизации ресурсов FPGA;
- Знание цифровой схемотехники;
- Навык применения различных стратегий оптимизации;
- Знание английского языка на уровне чтения технической документации.
Преимуществами будут:
- Навыки использования измерительного оборудования: осциллограф, анализатор спектра, векторный анализатор;
- Опыт реализации проектов с AXI;
- Опыт реализации проектов с интерфейсом PCIe;
- Знание скриптовых языков (TCL, Python и т.п.);
- Знание стека сетевых протоколов TCP/IP;
- Опыт работы с Wireshark, Matlab;
- Опыт работы с 1/10/100 Gbit Ethernet, DDR2/DDR3.
- Опыт реализации проектов на FPGA с алгоритмами ЦОС: расчет и применение фильтров, FFT, модуляторов и демодуляторов;
- Опыт реализации на FPGA протоколов и интерфейсов сопряжения с внешними микросхемами (ЦАП/АЦП, PLL, DDS, DSP, MCU);
- Опыт настройки PCIe коммутаторов для заданной топологии сети.
Условия:
- 5-дневная рабочая неделя
- Официальное оформление с первого рабочего дня с выплатой заработной платы по ТК РФ
- Оплачиваемый отпуск 28 календарных дней
- Бронь от мобилизации
- стабильная белая заработная плата (размер устанавливается по результатам собеседования и испытательного срока).