FPGA-разработчик (middle)

Вам предстоит:

• Разработка блоков для ПЛИС (телекоммуникационная аппаратура - DWDM-системы).
• Работа с ПЛИС Xilinx, Altera, Pango.
• Моделирование в среде ModelSim, QuestaSim, Vivado.
• Аппаратная отладка прототипов (в железе).
• Написание документации на основе кода.

Мы ждём от вас:

• Знание Verilog / SystemVerilog.
• Опыт работы с ПЛИС Xilinx или Altera.
• Написание констрейнов (временных и размещения).
• Умение разбираться в электрических схемах.
• Умение работать с измерительной аппаратурой (осциллограф).

Будет плюсом:

• Знание скриптовых языков tcl/bash/python.
• Опыт работы с Git/SVN, Jira.

Мы предлагаем:

• Трудоустройство по ТК РФ с первого рабочего дня.
• Система оплаты: фиксированный оклад + квартальные бонусы + годовая премия.
• График работы: 5/2, с 10.00 до 18.30 (график можно сдвинуть в любую сторону).
• Формат работы: офисный или гибридный.
• Офис около станции метро Преображенская площадь (5 минут на транспорте или 15 минут пешком).
• Расширенный ДМС со стоматологией на сотрудников и детей после 3 месяцев работы.
• Умеем отдыхать: каждый месяц играем в настольные игры, проводим корпоративы, ходим на экскурсии. А ещё у нас есть своя корпоративная валюта и за участие в активностях можно получать мерч.
• Любим спорт: играем в футбол, волейбол, настольный теннис, плаваем на сапах, участвуем в Гонке Героев и велозаездах.
• Поддерживаем обучение: даём скидки на изучение английского, доступ к внутренней библиотеке, проводим обучение внутреннее и внешнее, оплачиваем участие в конференциях.
• Поощряем развитие: у каждого новичка есть наставник, который курирует прохождение испытательного срока, при необходимости составляем индивидуальный план развития сотрудников.

Этапы собеседований:

1. Первичное интервью с рекрутером (20-30 минут).
2. Техническое интервью (1,5 часа).
3. Оффер.