улица Свободы 69
Обязанности:
Разработка RTL дизайна СФ-блоков/СнК
Разработка тестового плана, верификационного окружения, тестов функциональной верификации для СФ-блока/СнК
Формирование требований к топологии, синтез и верификация СФ-блоков/СнК
Интеграция в проект сторонних СФ-блоков, CPU ядер и их верификация.
Взаимодействие с внешними системами (АЦП, ЦАП, память, микроконтроллеры и DSP)
Прототипирования и отладки СФ-блоков/СнК на FPGA
Требования:
Высшее техническое образование (электроника, радиотехника и аналогичные),
Знание Verilog/SystemVerilog/VHDL/С++, скриптов tcl/bash
Знание маршрута проектирования Cadence
Знание UVM, DFT методологий
Опыт разработки, моделирования и верификации СФ-блоков/СнК
Опыт работы с периферийными интерфейсами Ethertnet, USB, PCIe DDR, JESD204B/C и т.д
Опыт работы с накристальными интерфейсами AMBA APB, AHB, AXI и т. д.
Опыт работы с FPGA Xilinx/AMD, Altera/Intel китайскими производителями FPGA
Технический английский и умение работать с документацией
Дополнительные навыки (приветствуются):
Опыт разработки электрических схем и топологии печатных плат (Altium designer)
Опыт отладки и работы с оборудованием (осциллограф, логический анализатор, источник питания)
Умение работать с системами контроля версий
