Стажер / RTL, FPGA, Разработка процессорных архитектур

Дата размещения вакансии: 24.04.2025
Работодатель: Changellenge
Уровень зарплаты:
з/п не указана
Город:
Москва
Требуемый опыт работы:
не требуется

YADRO — команда, которая бросает вызов стереотипам, создает востребованные инновационные технологии и постоянно развивается.

Мы создаем среду, где российские инженеры раскрывают свой потенциал. Наша цель — разрабатывать передовые технологии и продукты, которые будут полезны клиентам и обществу, способствовать развитию технологической отрасли России и занять лидирующие позиции в мировом инженерном сообществе.

В рамках оплачиваемой стажировки YADRO Импульс мы в поиске стажеров на направление RTL, FPGA, разработки процессорных архитектур. Разработка архитектур вычислительных и периферийных устройств включает проектирование и описание цифровых схем на уровне RTL, а также их реализацию и тестирование на FPGA. Этот процесс требует глубокого понимания архитектуры ЭВМ, в ряде случаев — процессоров и навыков работы с языками описания аппаратуры, такими как Verilog, SystemVerilog и VHDL

Что нужно делать:

  • Разработка систем управления питанием на FPGA, включая интерфейсное окружение для тестирования чипов, работу с конфигурациями и автоматизацию сборки битстримов (TCL/Python).

  • Создание верификационных компонентов, проведение функциональной и формальной верификации RTL, участие в разработке системы регрессионного тестирования.

  • Разработка микроархитектуры и реализация IP-блоков, включая создание низкоразрядных арифметических модулей для ИИ-решений.

  • Исследование и разработка технологий современных систем связи, создание программных моделей для анализа и оптимизации алгоритмов ЦОС.

  • Проектирование микроархитектур ЦОС-модулей, описание цифровых схем на SystemVerilog, верификация и сопровождение FPGA-проектов.

  • Разработка и поддержка интерконнектов для чипов YADRO.

Эта позиция — для вас, если вы:

  • в том числе Учитесь на старших курсах бакалавриата технической специальности, специалитета (если заканчиваете в этом году — должны быть планы пойти учиться дальше) или на 1 курсе магистратуры.

  • Понимаете Verilog и SystemVerilog.

  • Знаете скриптовые языки (Python, TCL).

  • Владеете базовыми знаниями в области цифрового проектирования, теории цифровой обработки сигналов, связи.

  • Умеете пользоваться симулятором.

  • Базово понимаете архитектуры современных FPGA.

  • Знаете английский язык на уровне чтения технической документации.

Будет плюсом:

  • Понимание форматов представления чисел: int4/8/16/32, fp16/32, bf16.

  • Базовые знания в области архитектуры SoC.

  • Знакомство с AMBA-протоколами.

  • Опыт работы с интерфейсами SPI/UART/I2C.

  • Опыт разработки RTL для FPGA, ASIC.

  • Знакомство с форматом описания ограничений дизайна (.sdc).

  • Навык запуска инференса нейросетевых моделей в любом фреймворке.

  • Знакомство с Linux.

  • Опыт работы с Vivado, Matlab, Git, с любым из EDA для FPGA.

Что предлагаем:

  • Трудоустроиться в YADRO со старта и получать конкурентную зарплату.

  • Возможность работать удаленно из РФ или в одном из пяти городов — Москве, Санкт-Петербурге, Екатеринбурге, Нижнем Новгороде и Минске.

  • Поработать над крупными проектами из реальной практики.

  • Получить поддержку ментора и внутреннее обучение.

  • Попасть на закрытые мероприятия для участников, тимбилдинги и разговорные клубы.

  • Заложить фундамент для старта карьеры — 88% стажеров прошлого года остались в команде YADRO!

Присоединяйтесь к программе YADRO Импульс и станьте частью нашей команды!