Обязанности:
-
разработка модулей интерфейсного сопряжения (SerDes, UART, SPI, I2C, CAN, Ethernet, MIL-STD-1553);
-
разработка IP-ядер, проектирование архитектуры модулей на языке Verilog, SystemVerilog;
-
разработка тестбенчей для проектов и модулей;
-
моделирование и верификация разработанных IP-ядер, отладка и тестирование прошивок ПЛИС в составе аппаратуры;
-
оптимизация проектов ПЛИС по быстродействию и занимаемым ресурсам;
-
отладка и тестирование разработанных IP-ядер алгоритмов ЦОС и прошивок ПЛИС на испытательных стендах;
-
разработка технической документации на разработанные алгоритмы ЦОС;
-
поддержка существующих проектов
Требования:
-
законченное высшее техническое образование;
-
знание языков описания аппаратуры Verilog (SystemVerilog);
-
владение САПР для разработки, моделирования и верификации проектов на ПЛИС;
-
навыки верификации и отладки FPGA-проектов;
-
знание и умение задавать временные ограничения;
-
знание основ аналоговой и цифровой схемотехники;
-
опыт работы с FPGA от 2 лет;
-
базовые знания алгоритмов цифровой обработки сигналов;
-
знание технического английского языка (чтение документации и профессиональной литературы)
Условия:
-
Предприятие находится в г. Зеленограде (Административный округ г. Москвы)
-
Финальный уровень заработной платы по результатам собеседования
-
Официальное трудоустройство по ТК РФ
-
Полная занятость, полный день
-
График работы 5/2 с 9.00 до 18.00
-
Участие в передовых проектах в авиации и космонавтики
-
Широкие возможности профессионального роста
-
ДМС, дотация на фитнес, дотация на питание
-
Комфортные условия работы: кафе/столовая/автоматы в здании