System Verification Intern

Департамент разработки процессорных архитектур является частью полупроводникового дивизиона YADRO и ведёт разработку процессорных IP ядер RISC-V для использования в составе серверных, сетевых продуктов, систем хранения данных, планшетов и других устройств

Чем предстоит заниматься:

• Разработка тест-планов;
• Разработка низкоуровневых тестов на C или Assembler;
• Разработка тестового окружения, скриптов автоматизации запуска тестов;
• Разработка программной и пользовательской документации;
• Отладка запуска тестов в RTL-симуляторе;
• Отладка запуска тестов в FPGA;
• Запуски регрессионного тестирования.

Что мы ожидаем от будущего члена команды:

• Вы возможно обучаетесь на 3-4 курсе бакалавриата или 1- 2-ом курсе магистратуры
• Знание архитектуры и набора команд хотя бы одного процессора;
• Опыт программирования на С, asm;
• Знание make, gcc, gas, ld, gdb, version control;
• Уверенный пользователь Linux;
• Знание скриптовых языков (perl/python/tcl/shell).

Дополнительно приветствуем:

• Опыт работы с RTL симуляторами.
• Опыт отладки Linux kernel, drivers, bsp;

Если вы обладаете экспертизой в областях ниже - смело откликайтесь на данную вакансию:

• Базовые расширения (умножение, деление, сжатые инструкции)
• Инструкции передачи управления
• Привилегированное расширение, трансляция адресов, защита памяти