Старший разработчик цифровых схем м

Обязанности:

• Разработка синтезируемого RTL-кода на языках SystemVerilog и Verilog.
• Верификация разработанного RTL-кода методом прямых воздействий.
• Проектирование и проведение верификации в методологии UVM (Universal Verification Methodology).
• Достижение полного покрытия функциональных требований (100% coverage) верификационными тестами.
• Адаптация стиля написания RTL-кода для достижения целевых показателей по потребляемой мощности и тестопригодности микросхемы
• Понимание и применение методов цифро-аналогового моделирования для верификации цифровых блоков в составе кристалла целиком
• Сборка верхнего уровня цифрового блока или всей цифровой микросхемы.

Требования:

• Опыт работы в области разработки цифровых схем не менее 5 лет.
• Уверенное владение языками описания аппаратуры SystemVerilog и Verilog.
• Практический опыт работы с методологльное медицинское страхование со стоматологией через год работы в компании.ией верификации UVM.
• Навыки анализа покрытия кода и достижения 100% покрытия RTL.
• Опыт работы с методиками проектирования, ориентированными на низкое энергопотребление (Low Power) и DFT (Design for Testability).
• Английский язык на уровне, достаточном для беглого чтения технической документации

Условия:

• Место работы г. Зеленоград
• Официальное оформление в соответствии с ТК РФ
• График работы пн-пт с 8-00 до 17-00
• Достойный уровень заработной платы (обсуждается на собеседовании)
• Ежегодная индексация заработной платы на величину индекса роста потребительских цен;
• Доплата до полного заработка при длительном больничном;
• Частичная компенсация аренды жилья для иногородних сотрудников;
• Добровольльное медицинское страхование со стоматологией через год работы в компании.