Старший инженер по FPGA-прототипированию ASIC

Дата размещения вакансии: 08.11.2024
Работодатель: YADRO
Уровень зарплаты:
з/п не указана
Город:
Москва
Рочдельская улица 15с15
Требуемый опыт работы:
От 3 до 6 лет

О команде прототипирования

Мы проектируем SoC для серверов. Чтобы убедиться в функциональности будущего ASIC на ранних стадиях проектирования, мы делаем прототип на FPGA, на котором воспроизводим поведение отдельных IP и их блоков, а также "поднимаем" операционную систему.

Эта деятельность родственна работе RTL-разработчика, и даёт возможность через несколько месяцев перейти в группу Frontend ASIC design и разрабатывать IP, если есть такое желание. Нужно будет пройти внутренний курс подготовки "FPGA to ASIC designer"
https://engineer.yadro.com/fpga-to-asic/

Чем предстоит заниматься:

  • Создание прошивок для FPGA Xilinx для прототипирования SoC
  • Адаптация блоков для ASIC, написанных на Verilog/SystemVerilog или представленных в netlist для Xilinx UltraScale+, под FPGA
  • Стыковка блоков для ASIC, написанных на Verilog/SystemVerilog или представленных в netlist для Xilinx UltraScale+, с физическими уровнями FPGA (например, DDR4, PCIe, Ethernet, SATA, USB).
  • Написание временных ограничений (constraints) для внешних интерфейсов. Применение имеющихся временных ограничений к внутренней логике FPGA.
  • Масштабирование частоты работы блоков SoC в соответствии с планируемыми частотами ASIC
  • Оптимизация дизайна FPGA по частоте, ресурсам и времени создания прошивок.
  • Достижение наиболее высокой скорости работы прототипа.

Мы ожидаем от будущего члена команды:

  • Работа с современными FPGA, Xilinx предпочтителен. Хорошее знание EDA (Vivado)
  • Понимание синхронной передачи. Дерево клоков.
  • Отличное знание Verilog HDL.
  • Уверенное знание формата .sdc
  • Понимание техник CDC.
  • Умение отладки схем на симуляторе и FPGA.
  • Уверенное использование систем контроля версий
  • Уверенная работа в Linux
  • Знакомство со скриптовыми языками (tcl, bash, make, pyton)
  • Умение писать понятный код для возможности наследования другими инженерами
  • Умение писать документацию на разрабатываемый блок

Дополнительно приветствуем:

  • Знакомство с SystemVerilog. Знание синтезируемого подмножества SystemVerilog. Применение конструкций языка для сокращения времени разработки и минимизации количества ошибок

  • Статический анализ кода с использованием соответствующих тулов (JG, Spyglass и др.)
  • Опыт валидации CDC, RDC

  • Опыт использование git для контроля версий

  • Опыт программирования на С (ANSI)

  • Английский для переписки с англоязычной техподдержкой

Будем рады Вам предложить:

  • Стать частью мирового процесса трансформации микроэлектроники и создавать новейшие серверные SoC с RISC-V ядрами на борту;
  • Гибридный формат работы: рабочее место в комфортном лофт-офисе на территории БЦ «Трёхгорная мануфактура» в 10-15 минутах от ст. метро Краснопресненская/Баррикадная/Улица 1905 года + удалённая работа из дома на корпоративном ноутбуке;
  • Возможность выбрать удобные начало и окончание рабочего дня;
  • Конкурентный уровень заработной платы (готовы по достоинству оценить ваши знания и опыт) + премирование по результатам работы;
  • Обучение/сертификация за счет компании (в соответствии с согласованным планом);
  • Возможность расти горизонтально и вертикально, а также в зависимости от результатов и интересов перемещаться между проектами и командами;
  • Оформление по ТК РФ с первого дня работы; ДМС с первого дня.

О направлении YADRO Semiconductors

Мы — вендор микропроцессоров собственного дизайна и разработки с fabless моделью. Цель компании — создание линейки современных микропроцессоров на базе открытой и свободной архитектуры RISC-V для использования в составе серверных, сетевых продуктов, систем хранения данных, персональных компьютеров, планшетов и других устройств. Также планируется создание семейства микропроцессоров для разного типа специализированных применений: от акселерации задач искусственного интеллекта до граничных вычислений и интернета вещей.

Департамент разработки систем на кристалле (СнК, SoC) является частью полупроводникового дивизиона YADRO и отвечает за проектирование и поставку SoC на базе процессорных ядер RISC-V, а также сопутствующего программного обеспечения, для использования в составе серверных, сетевых продуктов, систем хранения данных, планшетов и других устройств.