набережная Обводного канала 14к3
Обязанности:
- разработка проектов и IP-ядер для IntelFPGA (Altera);
- разработка протоколов информационного логического взаимодействия проектируемых изделий;
- участие в разработке цифровых вычислительных устройств;
- моделирование разрабатываемых IP-ядер;
- участие в отладке, тестировании и испытаниях опытных образцов разработанных изделий.
Требования:
- наличие высшего технического образования или обучение на старших курсах профильных специальностей;
- знание языка описания аппаратуры VHDL или Verilog или System Verilog;
- умение читать и анализировать комбинационные/последовательные схемы и узлы с использованием логических выражений, схем и языков описания аппаратуры;
- базовое знание типовой архитектуры ПЛИС и микроархитектуры процессора;
- опыт работы в САПР Quartus;
- знание основ цифровой схемотехники;
- умение читать конструкторскую документацию, разработанную по классификации ЕСКД.
Является преимуществом:
- знакомство со скриптовыми языками (tcl, bash, make);
- опыт построения процессорной системы для ПЛИС MicroBlaze/Nios;
- наличие знаний в области сетевых протоколов;
- опыт работы с измерительным и лабораторным оборудованием: осциллографами, лабораторными источниками питания, генераторами сигналов.
Условия:
-
стабильная работа на крупном предприятии;
-
современный офис в центре города;
-
оформление, предоставление льгот и гарантий в полном соответствии с ТК РФ;
-
график работы: понедельник-пятница с 8:30 до 16:30;
-
ДМС после прохождения испытательного срока;
-
корпоративная развозка от станции метро "Площадь Александра Невского";
-
собственный бесплатный тренажерный зал;
-
охраняемая авто и велопарковка;
-
столовая на территории предприятия (доступные цены и разнообразное меню;
-
возможность совмещения с учебой;
-
уровень заработной платы обсуждается по итогам собеседования.
