Руководитель команды разработки RTL

Дата размещения вакансии: 15.05.2025
Работодатель: Градиент
Уровень зарплаты:
з/п не указана
Город:
Москва
Требуемый опыт работы:
От 3 до 6 лет

Обязанности

  • Руководство командой, отвечающей за разработку RTL описания микросхем, включая интеграцию IP-ядер, интерконнект и разработку подсистем
  • Определение микроархитектурных спецификаций подсистем, их интерфейсов
  • Контроль разработки RTL, отладка функциональности и оценка производительности решения
  • Анализ результатов синтеза и оптимизация кода для достижения лучших результатов по частоте и энергопотреблению
  • Прототипирование и тестирование устройств на отладочных платах с FPGA

Требования

  • 10+ лет опыта в проектировании RTL и разработке ASIC, 5+ лет опыта руководства командой
  • Глубокое понимание принципов цифрового проектирования и маршрута проектирования ASIC
  • Знание языков программирования RTL (предпочтительно Verilog/SystemVerilog)
  • Отличные навыки решения проблем, внимание к деталям и умение качественно документировать идеи и достижения
  • Опыт реализации высокопроизводительных ускорителей для алгоритмов ЦОС или ИИ будет плюсом
  • Опыт работы с инструментами синтеза, STA и формальной верификации будет плюсом
  • Знание методов проектирования с низким энергопотреблением и передовых узлов процесса будет плюсом

Условия:

  • Ежегодный оплачиваемый отпуск – 28 календарных дней;
  • Медицинская страховка (ДМС) – после испытательного срока;
  • Страховка от несчастных случаев;
  • Обучение и сертификация за счет средств Компании.
  • Выходной день в честь дня рождения.
  • Полная занятость: гибридный формат, 40 часов в неделю. Офис в Москве
  • Возможность участия в реальном высокотехнологичном проекте по созданию и тестированию передовых фотонных интегральных схем для систем ИИ.

Конкурентная заработная плата, перспективы профессионального развития, участие в междисциплинарной команде специалистов