Разработчик FPGA (DSP) Middle / Senior

Дата размещения вакансии: 24.08.2026
Работодатель: СКАЙРИС
Уровень зарплаты:
от 270000 RUR
Город:
Москва
Каширское шоссе
Требуемый опыт работы:
Более 6 лет

Мы разрабатываем собственную систему цифровой радиосвязи и ищем FPGA-разработчика уровня Middle / Senior.

Есть работающая архитектура и устройство. Задача нового специалиста — разобраться в существующем решении, поддерживать и развивать его, внедрять новые функциональные модули.

Чем предстоит заниматься

  • Поддерживать и развивать существующую FPGA часть SDR-системы.
  • Разрабатывать новые модули на Verilog / SystemVerilog и интегрировать их в существующий проект.
  • Разрабатывать и дорабатывать тракты цифровой обработки сигналов.
  • Моделировать и проверять алгоритмы в MATLAB/Simulink.
  • Переносить и адаптировать алгоритмы для реализации на FPGA.
  • Проводить симуляцию, верификацию и отладку.
  • Интегрировать FPGA с остальными частями SDR-системы.
  • Отлаживать решения непосредственно на реальном устройстве.
  • Оптимизировать архитектуру по ресурсам FPGA, производительности и задержкам.

Что нам важно

  • Уверенное знание Verilog; знание SystemVerilog будет плюсом.
  • Хорошее понимание архитектуры FPGA.
  • Умение самостоятельно писать testbench и проверять разработанные модули.
  • Опыт работы с MATLAB/Simulink: создание и тестирование моделей алгоритмов.
  • Понимание принципов DSP / цифровой обработки сигналов.
  • Понимание потоковой архитектуры обработки данных
  • Умение разбираться в существующем RTL-коде и чужой архитектуре.

Будет преимуществом

  • Опыт разработки SDR-систем, модемов или цифровых радиотрактов.
  • Опыт работы с трансиверами Analog Devices AD9361 / AD9363 / AD9364 / AD936x.
  • Опыт построения интерфейса и тракта обмена данными между FPGA и AD936x.
  • Знание AXI4 / AXI4-Stream / AXI4-Lite.
  • Опыт реализации на FPGA фильтрации, DDC/DUC, интерполяции/децимации, FFT и другой DSP-обработки.
  • Опыт работы с fixed-point представлением и переносом алгоритмов из MATLAB/Simulink в RTL.
  • Опыт аппаратной отладки FPGA с использованием ILA и измерительного оборудования.

Условия

  • Оформление по ТК РФ.
  • Работа в оборудованном офисе/лаборатории, возможен гибридный режим работы.
  • Гибкое начало рабочего дня.
  • График работы 5/2.
  • Полный рабочий день.
  • Заработная плата — от 270 000 рублей в месяц, итоговый уровень обсуждается по результатам собеседования.