RTL Designer (ASIC)

Дата размещения вакансии: 16.01.2025
Работодатель: YADRO
Уровень зарплаты:
з/п не указана
Город:
Москва
Рочдельская улица 15с15
Требуемый опыт работы:
От 3 до 6 лет

Чем предстоит заниматься:

  • Разработка и интеграция сложных функциональных модулей для ASIC;
  • Подготовка необходимых вспомогательных блоков, таких как AXI Data Width Converter, AXI CDC bridge, APB CDC Bridge;
  • Подготовка перечня необходимых блоков памятей, их генерация и разработка wrappers для них;
  • Анализ и подготовка RTL блоков для вставки DFT структур, участие в DFT имплементации;
  • Разработка и отладка файлов временных ограничений SDC для функциональных и тестовых DFT режимов;
  • Анализ результатов синтеза, оптимизация критических путей и устранение найденных ошибок и предупреждений;
  • Взаимодействие с командой верификации при разработке интеграционных или нагрузочных тестов и в процессе прототипирования;
  • Отладка возникающих проблем при моделировании сопровождаемой подсистемы или модуля на всех этапах имплементации, начиная от RTL до GDSII-netlist;
  • Изучение документации и сопровождающих скриптов, передача рекомендации команде Backend и архитектору проекта;
  • Оценка требований к пропускной способности шины данных и памяти (также и latency) со стороны интегрируемых блоков;
  • Участие в проработке новых архитектурных решений SoC, например network-on-chip (NoC);
  • Написание документации.

Что мы ожидаем от будущего члена команды:

  • Опыт разработки RTL для ASIC от 3 лет;
  • Отличное знание Verilog/System Verilog;
  • Опыт использования RTL симулятора от 3 лет (любой вендор);
  • Знакомство с архитектурой современных процессоров, знание современных SoC интерфейсов (ACE, AXI);
  • Владение скриптовыми языками (perl/python/tcl/shell scripting)
  • Уверенный пользователь Linux;
  • Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы;
  • Опыт работы с системами контроля версий.

Дополнительно приветствуем:

  • Опыт программирования на C/asm;
  • Опыт работы с ПЛИС от Altera и/или Xilinx и соответствующим программным обеспечением;
  • Опыт с системами Continuous Integration

Будем рады Вам предложить:

  • Стать частью мирового процесса трансформации микроэлектроники и создавать новейшие серверные SoC с RISC-V ядрами на борту;
  • Возможность дистанционной работы из другого города;
  • Гибридный формат работы: рабочее место в комфортном лофт-офисе на территории БЦ «Трёхгорная мануфактура» в 10-15 минутах от ст. метро Краснопресненская/Баррикадная/Улица 1905 года + удалённая работа из дома на корпоративном ноутбуке;
  • Возможность выбрать удобные начало и окончание рабочего дня;
  • Конкурентный уровень заработной платы (готовы по достоинству оценить ваши знания и опыт) + премирование по результатам работы;
  • Обучение/сертификация за счет компании (в соответствии с согласованным планом);
  • Возможность расти горизонтально и вертикально, а также в зависимости от результатов и интересов перемещаться между проектами и командами;
  • Оформление по ТК РФ с первого дня работы; ДМС с первого дня.

О направлении YADRO Semiconductors

Мы — вендор микропроцессоров собственного дизайна и разработки с fabless моделью. Цель компании — создание линейки современных микропроцессоров на базе открытой и свободной архитектуры RISC-V для использования в составе серверных, сетевых продуктов, систем хранения данных, персональных компьютеров, планшетов и других устройств. Также планируется создание семейства микропроцессоров для разного типа специализированных применений: от акселерации задач искусственного интеллекта до граничных вычислений и интернета вещей.

Департамент разработки систем на кристалле (СнК, SoC) является частью полупроводникового дивизиона YADRO и отвечает за проектирование и поставку SoC на базе процессорных ядер RISC-V, а также сопутствующего программного обеспечения, для использования в составе серверных, сетевых продуктов, систем хранения данных, планшетов и других устройств.